半導体デバイス工学ＩＩ（Semiconductor Device Engineering II）[6G06]

＜授業のねらい及び具体的な達成目標＞

MIS型トランジスタの動作原理を深く学び回路などに応用できる力を養う。半導体デバイス工学１でp-n接合やバイポーラトランジスタについて深く学んだ。しかし集積回路に最もよく使われのは、MIS（Metal-Insulator-Semiconductor) 型の電界効果トランジスタである。これについての知識はまだ不足している。この科目では先ずMIS系の物理や、トランジスタの動作を深く理解する。最近の集積回路では微細なトランジスタが使用されるようになり従来の理論では実際に即さない面も出てきた。この科目ではこれについても学ぶ。また集積回路の回路形式は、CMOS (Complementary Metal-Oxide Semiconductor) になってきている。なぜCMOS なのかを理解し、簡単なゲイト回路の構造や動作を学ぶ。この科目は最初の数回をしっかり理解しないと、殆どわからなくなる。注意して欲しい。

＜授業計画＞

[ 　］課題、＜　＞内は重要事項
第１週 [接合型電界効果トランジスタ＜構造、動作原理、静特性＞
第２週〜第３週　［MIS容量の定性的取り扱い］＜MIS構造、エネルギー帯構造と電荷分布、誘起電荷と表面電位、ゲイト電圧と表面電位＞
第４週〜第５週［MIS容量の定量的取り扱い］＜エネルギー帯構造と電荷分布、誘起電荷と表面電位、ゲイト電圧と表面電位＞
第６〜８週［MISトランジスタ］＜MISトランジスタの構造、静特性、４種類のMISトランジスタ、しきい値電圧、グラジュアルチャネル近似、チャレル空乏層の効果＞
第９週〜第１０週 [MISトランジスタの回路応用の基礎]＜MISトランイスタ性能パラメータ、高周波特性、サブしきい値電流＞
第１１週〜第１２週 [微細MISトランジスタと集積回路]＜しきい値電圧の低下、サブしきい値電流の増加、ホットキャリア、微細MISトランジスタの設計＞
第１３週〜第１４週 [CMOS論理ゲート]＜抵抗負荷、EE構成、ED構成、CMOS論理ゲート＞
第１５週　予備

＜成績評価方法及び水準＞

期末テスト１回（４０点）、レポート３回（６０点）計１００点で、到達度を絶対評価する。
出席率７５％以下の場合は自動的 に不合格とする。期末テストはレポートおよび授業時に配布した演習問題から出題する。レポートおよび演習問題の解答は随時提示する。

＜教科書＞

小林敏志、金子双男、加藤敬三著: 基礎半導体工学 コロナ社（1997）
松本智著：半導体デバイスの基礎　培風館（2003）

＜参考書＞

S. M. Sze: Physics of Semiconductor Devices−2nd edition（Wily Inter-science）(1981)

＜オフィスアワー＞

授業の前後３０分ほど１２階の講師室。ｅ-mail: h-shiraki@poem.ocn.ne.jp でも受けつける。共通性のある質問には授業時に答えるが、その他の質問にはオフィスアワーに答える。

＜学生へのメッセージ＞

必ず予習により当日の予定をしらべ、復習により学習内容を確認すること。
講義で理解できなかった点は直ちに質問し、疑問を残さないこと。

＜備考＞

出席条件を満たし、レポートを毎回提出すれば（真摯に問題に取り組み、学生諸君が考えた事柄が全問について書かれていれば十分である）、ほぼ１００％単位を取得できている。

＜参考ホームページアドレス＞

h-shiraki@poem.ocn.ne.jp

このページの著作権は学校法人工学院大学が有しています。 Copyright(c)2008 Kogakuin University. All Rights Reserved.